[看新闻] 长江后浪推前浪 - Achronix 1.5GHz FPGA w/10.3Gbps SerDes
在EDK/SDK中使用/制作Library
Oct
7
[2008.3.13]
XPS --> Debug --> Debug Configuration可以很方便地添加ChipScope的各种Core：ILA, IBA, VIO，工具会自动连线。值得注意的是VIO都能自动填上，这在ISE里面是需要手动例化的。
1. IBA 用来观察总线上的信号
2. ILA 可以观察各个Core的端口信号，但是看不到Core内部信号。
如果要看内部信号，Workaround是
a.在ISE中添加ILA。需要保证有可用的BSCAN资源，不过一般来说设计中没有自己例话BSCAN的话是不会不够用的。这种方法比b方法方便一些。
b.预留好足够的Trigger/Data port，布局布线完成后在FPGA Editor中通过Tools --> ILA 工具修改。这样可以不用ISE（虽然现在import EDK to ISE越来越简单了），但是这样做的潜在问题是ChipScope连线的Timing有可能不满足。
一般来说推荐用a方法。
3. ILA 的属性：
默认情况下Trigger as Data是选上的，此时只需要连接Trig0 Trig1...等端口，不需要连接Data Port。如果取消选择，则需要手动分别选择Trig和Data。
[Update 2008.10.7]
4. 另外一种情况是，如果之需要对某一个Core做观察，那么可以把ChipScope ILA单独加到这个Core中。所使用的工具是ChipScope Inserter。
流程是：EDK -> Generate Netlists, 在implementation目录中找到对应的ngc文件，添加到chipscope inserter，设置好trigger属性后生成对应的ngo文件。把ngc文件改名，把ngo再改成ngc。然后在EDK中运行Hardware --> Generate Bitstream。
可能遇到的问题：这样插入的ChipScope Core和EDK的MDM都需要用到BSCAN。在Spartan3系列器件上不能通过，但是在Virtex4和Virtex5上是没有问题的。
XPS --> Debug --> Debug Configuration可以很方便地添加ChipScope的各种Core：ILA, IBA, VIO，工具会自动连线。值得注意的是VIO都能自动填上，这在ISE里面是需要手动例化的。
1. IBA 用来观察总线上的信号
2. ILA 可以观察各个Core的端口信号，但是看不到Core内部信号。
如果要看内部信号，Workaround是
a.在ISE中添加ILA。需要保证有可用的BSCAN资源，不过一般来说设计中没有自己例话BSCAN的话是不会不够用的。这种方法比b方法方便一些。
b.预留好足够的Trigger/Data port，布局布线完成后在FPGA Editor中通过Tools --> ILA 工具修改。这样可以不用ISE（虽然现在import EDK to ISE越来越简单了），但是这样做的潜在问题是ChipScope连线的Timing有可能不满足。
一般来说推荐用a方法。
3. ILA 的属性：
默认情况下Trigger as Data是选上的，此时只需要连接Trig0 Trig1...等端口，不需要连接Data Port。如果取消选择，则需要手动分别选择Trig和Data。
[Update 2008.10.7]
4. 另外一种情况是，如果之需要对某一个Core做观察，那么可以把ChipScope ILA单独加到这个Core中。所使用的工具是ChipScope Inserter。
流程是：EDK -> Generate Netlists, 在implementation目录中找到对应的ngc文件，添加到chipscope inserter，设置好trigger属性后生成对应的ngo文件。把ngc文件改名，把ngo再改成ngc。然后在EDK中运行Hardware --> Generate Bitstream。
可能遇到的问题：这样插入的ChipScope Core和EDK的MDM都需要用到BSCAN。在Spartan3系列器件上不能通过，但是在Virtex4和Virtex5上是没有问题的。
