RickySu.Work

问题：在一个Spartan 3E的设计中例化了DCM_SP。用XST综合没问题，用Synplify 8.6.2报告Error。
Illegal defparam. parameter CLK_FEEDBACK cannot be found in module DCM_SP

原因：
查找Synplify安装目录的lib/xilinx/unisims.v。其中没有对dcm_sp的描述，也就是说此版本不支持dcm_sp。

解决：
1、查到Synplify 8.8以上版本的unisims.v中均有dcm_sp，也就是说可以使用dcm_sp在synplify中综合。
2、查到ISE 8.1以前的unisim库中也没有dcm_sp，但是ISE 8.1已经支持spartan 3E。于是查看用Coregen生成的DCM模板，其.v文件调用了DCM模块，而不是DCM_SP。也就是说直接例化DCM应该也是可以的

家里用的西门子W12无绳电话，用了一年多，电池好像不太行了。

把电池拿出来研究一下，其实就是三节AAA电池串联在一起，拉出头尾。而且三节电池总容量只有300mAh。天哪，现在一节AAA充电电池就能有个900mAh了-_-bb

于是决定自制一块电池板。

买来三节充电电池，本以为焊接之类的活总是小Case了，哪儿知道电池表面太光滑，非常难焊接，结果折腾了老半天。观察原来的那组电池，首尾连接的连接件是用薄铁皮冲在电池上的，非常牢固而且体积小。不管怎么样最后终于是完成了，也稍微有点成就感的：）接下来测试一下这组电池能用多久。

有些情况下，一个系统中需要几片FPGA。为了验证功能正确，需要对几片FPGA同时做仿真。

这样的设计，只能做behaviour simulation，而不能做post-par simulation。原因是后仿的延时信息标注在.sdf文件中，而仿真时只能添加一个sdf文件。如果不添加延时信息，后仿又变得没有意义了。所以，我们一般都只做前仿真。后仿真都对设计单独做就可以了，只需要保证功能与前仿真相同。

做前仿真时，方法也很简单，就是在testbench中例化两个FPGA的设计，然后用wire将它们互联起来就可以了。

http://www.nuedc.com.cn/news.asp?bid=4&sid=0&id=257

怀念两年前的日子：）

利用SRL16，将一个时钟长度的脉冲扩展到16个时钟长度。