ET Study
Xilinx FPGA and EDK
首页
RSS
留言
分页: 1/1
1
[ 显示模式:
摘要
|
列表
]
Jul
7
CoreGen batch mode
RickySu
, 14:39 ,
资料汇总
,
评论(0)
,
引用(0)
,
阅读(68)
, Via 本站原创
引用功能被关闭了。
已经有一个xco文件,要通过xco重新生成core的网表文件,可以用这样的命令行:
coregen -b xxx.xco
Tags:
xilinx
分页: 1/1
1
[ 显示模式:
摘要
|
列表
]
日志标题
日志全文
评论引用
所有留言
Tags
日历
<
2008
>
<
10
>
日
一
二
三
四
五
六
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
版权声明
本网站内容使用
《创作共用协议》
授权
- 署名-非商业性使用-相同方式共享
原创Tips & FAQs
Ricky版 FPGA FAQ v0.09
Ricky版 Tips of Xilinx v0.06
Ricky版 Office Tips
Ricky版 ModelSim Tips
Xilinx网站资源导读
English Version
Google Translate
Yahoo Babel Fish
最新日志
Compile librar...
MicroBlaze SMP...
在EDK/SDK中使用/制作...
在EDK中插ChipScop...
data2mem
[看新闻] 长江后浪推前浪 ...
EDK works with...
Profile
最新评论
damn good,偶读卡器...
zanzanzanzanza...
modelsim确实不是一个...
zanzanzanzanza...
parameter是局部变量...
联系方式
技术问题 欢迎
留言讨论
Email:
链接
我的博客
ET's Life
ET 电设暑假
我的朋友
休想
Kingbeful
Eric's Blog
我的偶像
Last
黄轶纯
网上工具
del.icio.us
技术论坛
Xilinx官方论坛
comp.arch.fpga
Tech Site
FPGA4FUN
OPENCORES
WebEE
分类
原创文章
资料汇总
动手小记
无法归类
统计
访问次数 103782
今日访问 12
日志数量 229
评论数量 52
留言数量 24
在线人数 3
其他
登入
注册
申请链接
RSS:
日志
|
评论
编码:UTF-8
XHTML 1.0