Jun
27
Jun
20
目的:测试XST的复制寄存器功能
平台:ISE 9.1.02
结果:没有实现自动复制寄存器。XST总是插入Buffer。看来要复制还得手动。
文件:VHDL,截图和结果报告。
下载文件
后续:有知道怎样让XST自动复制寄存器的(对于指定net)请给我留言。
平台:ISE 9.1.02
结果:没有实现自动复制寄存器。XST总是插入Buffer。看来要复制还得手动。
文件:VHDL,截图和结果报告。
下载文件 后续:有知道怎样让XST自动复制寄存器的(对于指定net)请给我留言。
Jun
12
使用DCM的时候,可以在HDL里面直接例化,也可以用CoreGen生成一个xaw文件,插入到工程中。
如果用CoreGen,生成的文件有.xaw, .v和xxx_arwz.ucf文件。
xaw是记录CoreGen的各个参数,也可添加到工程中
.v是一个仿真文件。但是由于里面的所有模块都是可以综合的,这个.v文件也可用来综合。但是要注意不是所有Core生成的.v文件都是可以综合的。要看清文件头上的注释说明。
arwz.ucf,这个文件是一个UCF的模板。可以将需要使用的属性添加到工程的UCF文件中,这样就可以不重新综合工程而改变DCM的属性。注意可能需要根据设计调整DCM模块submodule路径。另外,不要添加或修改这个文件中的内容,因为每次综合这个文件都会自动再生成一遍。
如果用CoreGen,生成的文件有.xaw, .v和xxx_arwz.ucf文件。
xaw是记录CoreGen的各个参数,也可添加到工程中
.v是一个仿真文件。但是由于里面的所有模块都是可以综合的,这个.v文件也可用来综合。但是要注意不是所有Core生成的.v文件都是可以综合的。要看清文件头上的注释说明。
arwz.ucf,这个文件是一个UCF的模板。可以将需要使用的属性添加到工程的UCF文件中,这样就可以不重新综合工程而改变DCM的属性。注意可能需要根据设计调整DCM模块submodule路径。另外,不要添加或修改这个文件中的内容,因为每次综合这个文件都会自动再生成一遍。





